학력
University of Southern California, Ph.D.(Electrical Engineering)
주요 경력
◾ ETRI, Daejeon, South Korea
- Graduate Intern (2006.Oct. - 2007.Oct)
- Research Staff (2008.Feb. - 2012.June)
◾ Intel Corporation (DCG), Santa Clara CA, US
- Graduate Intern (2017. Oct - 2017. Dec)
◾ Intel Corporation LTD AD, Hillsboro OR, US
- Analog Engineer (2019. Sept - 2020. July)
연구 분야
◾ 모노리식 집적 방식 콜로이드 양자점 기반 이미지 센서 구현 (방사청-고려대-한양대ERICA: 미래도전국방 연구용역)
◾ 확장성, 신뢰성을 갖춘 양자컴퓨터 실현을 위한 극저온 CMOS Interconnect Electronics 연구 (연구재단: 기초연구실지원사업 BRL)
◾ PCIe Gen 6.0급 데이터 전송을 위한 64GT/s CMOS 유선 수신기 IP 개발 (연구재단: 생애첫연구)
◾ 반도체 물리적 복제 불가능 회로를 이용한 하드웨어 기반 경량 인증 정보보안 SoC 개발 (연구재단: 중견연구-참여공동연구)
◾ Mixed-signal Analog Integrated Circuit Design
◾ Data-converter based Wireline Tx & Rx
◾ Cryogenic Sensor Interface ROIC (including CIS)
◾ Hardware Security (SRAM based PUF)
◾ Machine-Learning assisted design automation
담당 교과목
◾ 전자회로 (1)
◾ 전자회로 (2)
◾ 집적회로
◾ 혼성집적회로설계
◾ 고집적회로설계
주요논문 및 저서
◾ High-speed Light Detection Sensor for Hardware Security in Standard CMOS Technology, IEEE TCAS-II 2023.
◾ AMS Circuit Design Optimization Technique Based on ANN Regression Model with VAE Structure", IEEE Access 2023.
◾ Compact SRAM-based PUF Chip Employing Body Voltage Control Technique, IEEE Access 2022.
◾ A 12.8-Gbaud ADC-based Wireline Receiver with Embedded IIR Equalizer, IEEE JSSC, 2019.
◾ A 12-bit 1.6, 3.2, and 6.4 GS/s 4-b/cycle Time-Interleaved SAR ADC with Dual Reference Shifting and Interpolation, IEEE JSSC, 2018
◾ An embedded passive gain technique for asynchronous SAR ADC achieving 10.2 ENOB 1.36-mW at 95-MS/s in 65 nm CMOS, IEEE TCAS-I, 2016.
저널 논문
◾ A 4.3 GS/s Time-Interleaved ∆Σ DAC for Qubit Control, IEEE Transactions on Circuits and Systems--II: Express Briefs, vol.71 No.11 pp.4663~4667, 2024남재원
◾ Solving Optimal Electric Vehicle Charger Deployment Problem, Applied Sciences, vol.14/12 No.5092 pp.1~19, 2024남재원
◾ A Reconfigurable SRAM CRP PUF with High Reliability and Randomness, ELECTRONICS, vol.13 No.2 pp.1~13, 2024남재원
◾ High-Speed Light Detection Sensor for Hardware Security in Standard CMOS Technology, IEEE Transactions on Circuits and Systems--II: Express Briefs, vol.70 No.10 pp.3917~3921, 2023남재원
◾ Analysis of Quarter Method Applied ROM-Based DDFS Architecture, IEEE ACCESS, vol.11 pp.117137~117148, 2023남재원
◾ AMS Circuit Design Optimization Technique Based on ANN Regression Model With VAE Structure, IEEE ACCESS, vol.11 pp.58850~58862, 2023
[
원문보기]
남재원◾ 확장성 신뢰성 갖춘 양자 컴퓨터를 위한 CMOS 기반 제어 및 센싱 회로 기술, 전기전자학회논문지, vol.27 No.1 pp.12~18, 2023
[
원문보기]
남재원◾ Stochastic Cell- and Bit-Discard Technique to Improve Randomness of a TRNG, ELECTRONICS, vol.11 No.11, 2022
[
원문보기]
남재원◾ Compact SRAM-Based PUF Chip Employing Body Voltage Control Technique, IEEE ACCESS, vol.10 pp.22311~22319, 2022
[
원문보기]
남재원◾ Regression Model-Based AMS Circuit Optimization Technique Utilizing Parameterized Operating Condition, ELECTRONICS, vol.11 No.3, 2022
[
원문보기]
남재원◾ Three-Dimensional Selective Oxidation Fin Channel MOSFET Based on Bulk Silicon Wafer, 융합정보논문지, vol.11 No.11 pp.159~165, 2021
[
원문보기]
남재원◾ 강인한 Start-up 회로 및 소형 High-Q 커패시터 열을 갖춘 저전력 클래스 C 전압 제어 발진기, IEEE Transactions on Circuits and Systems II: Express Briefs, 2021
[
원문보기]
남재원◾ 시간-보간법을 활용한 5-bit FLASH ADC, 융합정보논문지, vol.11 No.9 pp.124~129, 2021
[
원문보기]
남재원◾ A 12.8-Gbaud ADC-Based Wireline Receiver With Embedded IIR Equalizer, 전기전자기술자협회 반도체회로분과, vol.55 No.3 pp.557~566, 2020
[
원문보기]
남재원◾ 듀얼 레퍼런스 전압 이동 및 보간법을 활용한 12-bit 1.6, 3.2, and 6.4 GS/s 4-b/cycle 시분할 SAR ADC, 전기전자기술자협회 반도체회로분과, vol.53 No.6 pp.1765~1779, 2018
[
원문보기]
남재원◾ 수동이득단 내재기법을 적용한 비동기식 SAR ADC (10.2 ENOB 1.36-mW at 95-MS/s 65nm CMOS), IEEE 트랜젝션 회로 및 시스템 - I, vol.63 No.10 pp.1628~1638, 2016
[
원문보기]
남재원◾ 플래쉬-SAR 구조를 적용한 듀얼채널 파이프로인 아날로그-디지털 신호변환기, 전기전자기술자협회 회로 및 시스템 분과, vol.59 No.11 pp.741~745, 2012
[
원문보기]
남재원◾ 저전력 서브샘플링 응용분야를 위한 10-bit 30-MS/s 연속근사레지스터 아날로그-디지털 신호변환기, Elsevier 전자회로 저널, vol.42 No.12 pp.1335~1342, 2011
[
원문보기]
남재원◾ 표본화 스큐저감기술을 적용한 12-bit 200-MS/s 파이프라인 아날로그-디지털 신호변환기, Elsevier 전자회로 저널, vol.42 No.11 pp.1225~1230, 2011
[
원문보기]
남재원◾ 커패시터 저감방법을 활용한 9-bit 80 MS/s 연속근사레이지스터 아날로그-디지털 신호변환기, IEEE 회로 및 시스템 II, vol.57 No.7 pp.502~506, 2010
[
원문보기]
남재원◾ A 1.2 V 12 b 60 MS/s CMOS Analog Front-End for Image Signal Processing Applications, ETRI 저널, vol.31 No.6 pp.717~724, 2009
[
원문보기]
남재원학술대회
◾ 박재윤, 남재원, 4GS/s 4-Way Time-Interleaved Noise-Shaped DAC for Qubit Control using Quarter Method DDFS, 2024 한국전자파학회 동계 종합학술대회, 제주국제컨벤션센터, 2024남재원
연구프로젝트
◾ 모노리식 집적 방식 콜로이드 양자점 기반 이미지 센서 구현 연구용역, 한양대학교 ERICA (연구책임) (2023-07-07 ~ 2025-11-30)
◾ PCIe Gen 6.0급 데이터 전송을 위한 64GT/s CMOS 유선 수신기 IP 개발, 과학기술정보통신부, 한국연구재단 생애첫연구 (연구책임) (2021-03-01 ~ 2024-02-29)
◾ 차세대시스템반도체설계전문인력양성사업, 산업통상자원부, 한국반도체산업협회, (공동연구) (2021-03.01 ~ 2026-02-28)
◾ AI반도체 프로세싱 소프트웨어 핵심기술 개발, 과학기술정보통신부, 정보통신기획평가원 (공동연구) (2022-07-01 ~ 2029-12-31)
◾ 확장성, 신뢰성 갖춘 양자컴퓨터 실현을 위한 극저온 CMOS Interconnect Electronics 개발, 과학기술정보통신부, 한국연구재단 기초연구실, (공동연구) (2021-09-01 ~ 2024-02-29)
◾ 반도체 물리적 복제 불가능 회로를 이용한 하드웨어 기반 경량 인증 정보보안 SoC 개발, 과학기술정보통신부, 한국연구재단 중견연구 (참여연구) (2021-09-01 ~ 2024-02-29)
◾ 산업혁신인재성장지원사업, 한국산업기술진흥원, 2023.03.~2024.-0.2 .남재원
◾ AI 반도체 프로세싱 소프트웨어 핵심기술 개발, 정보통신기획평가원(구'정보통신기술진흥센터), 2022.07.~2023.12.남재원
◾ 차세대시스템반도체설계전문인력양성사업, 산업통상자원부, 2022.03.~2023.02.남재원
수상
◾ A 4.3GS/s Time-Interleaved Delta-Sigma DAC with Harmonic Cancellation for Qubit Control, 2024 ISOCC Chip Design Contest Best Poster Award, International SoC Design Conference, 2024남재원
| 전자 IT미디어공학과
교수소개
